工作工房

■ ルネサス CPU 、 RX630 を搭載　 CPU 型名： R5F5630DDDFB

ROM ： 1.5M バイト、 RAM: 128K バイト、内臓 EEPROM ： 32K バイト

■ 32 ビット RX CPU コア内蔵

 最大動作周波数 100MHz 、 165 DMIPS の性能（ 100MHz 動作時）

 32 ビット単精度浮動小数点（ IEEE754 に準拠）

 2 種類の積和演算器（メモリ間、レジスタ間）

 32 ビット乗算器（最速１クロックで実行）

 除算器（最速２クロックで実行）

 高速割り込み

 5 段パイプラインの CISC ハーバードアーキテクチャ

 可変長命令形式：コードを大幅に短縮

 メモリプロテクションユニット（ MPU ）対応

 JTAG および FINE （ 2 線式）の 2 種類のデバッグインタフェースが可能

・ RS232C ：２チャンネル搭載

・ EEPROM ：２５ LC ２５６（３２ K バイト）搭載

・ RS ４８５通信搭載： 基板を最大３２枚接続可能

・ ４軸モーションコントローラ（日本パルスモータ製 PCD4641A ）搭載

・ サーボモータ制御インターフェイス（ Panasonic E シリーズ）内臓

・ ブラシ式 DC モータドライバー（ TB ６５６８ KQ ）：４個搭載

・ PM リミット信号：右限、左限、 ORG を各４軸、全て積分回路内臓（合計１２個）

・ DC モータリミット信号：右限、左限を各４個、全て積分回路内臓（合計８個）

・ マイクロステップドライバー（ SLA7078MPRT ）を４個搭載

・ ２相励磁、１－２相励磁、 W １－２相励磁、２ W １－２相励磁、４ W １－２相励磁

・ DC ２４ V 単一電源入力、制御電源３．３ V 変換内蔵

・ FINE

・ FCN コネクター（富士通）採用、ミスミの FCN インターフェイス端子台



回路全体図面



RX630（CPU)図面