工作工房

工作工房

2016年08月25日
XML
カテゴリ: カテゴリ未分類
ルネサス製CPU、RX630でパルスモータ制御基板の設計をしてみました。


特徴


ルネサス CPU RX630 を搭載  CPU 型名: R5F5630DDDFB


ROM 1.5M バイト、 RAM: 128K バイト、内臓 EEPROM 32K バイト


32 ビット RX CPU コア内蔵


最大動作周波数 100MHz 165 DMIPS の性能( 100MHz 動作時)


32 ビット単精度浮動小数点( IEEE754 に準拠)


2 種類の積和演算器(メモリ間、レジスタ間)


32 ビット乗算器(最速1クロックで実行)


除算器(最速2クロックで実行)


高速割り込み


5 段パイプラインの CISC ハーバードアーキテクチャ


可変長命令形式:コードを大幅に短縮


メモリプロテクションユニット( MPU )対応


JTAG および FINE 2 線式)の 2 種類のデバッグインタフェースが可能


RS232C :2チャンネル搭載

EEPROM :25 LC 256(32 K バイト)搭載

RS 485通信搭載: 基板を最大32枚接続可能

4軸モーションコントローラ(日本パルスモータ製 PCD4641A )搭載

サーボモータ制御インターフェイス( Panasonic E シリーズ)内臓

ブラシ式 DC モータドライバー( TB 6568 KQ ):4個搭載

PM リミット信号:右限、左限、 ORG を各4軸、全て積分回路内臓(合計12個)

DC モータリミット信号:右限、左限を各4個、全て積分回路内臓(合計8個)

マイクロステップドライバー( SLA7078MPRT )を4個搭載

2相励磁、1-2相励磁、 W 1-2相励磁、2 W 1-2相励磁、4 W 1-2相励磁

DC 24 V 単一電源入力、制御電源3.3 V 変換内蔵

FINE

FCN コネクター(富士通)採用、ミスミの FCN インターフェイス端子台



回路全体図面



RX630(CPU)図面






お気に入りの記事を「いいね!」で応援しよう

最終更新日  2016年09月13日 06時04分46秒
コメント(4) | コメントを書く


【毎日開催】
15記事にいいね!で1ポイント
10秒滞在
いいね! -- / --
おめでとうございます!
ミッションを達成しました。
※「ポイントを獲得する」ボタンを押すと広告が表示されます。
x
X

© Rakuten Group, Inc.
X
Design a Mobile Website
スマートフォン版を閲覧 | PC版を閲覧
Share by: