おびやまロボット研究所　～マイコン電子工作と自作ドローン～

K-COMの回路構成

３．　K-COMの回路構成

３．１　K-COMの回路構成

　 K-COMの回路構成について図３．１に示す．第１章で述べたコンピュータの回路構成とＣＰＵの内部構造例（図１．４と図１．５）を基に考えると分かりやすい．通常は，ＣＰＵ，メモリ，入出力ポート等，いくつかのＬＳＩにより構成されているコンピュータを１つのＬＳＩとして構成する事を想定した．そのため，メモリ，入出力ポートを内部に持ち，アドレス信号は内部アドレスバスを介して直接的に内部メモリ，入出力ポートに伝えられる．データバスについても同様に内部に備え，内部データバスを介して，メモリとアキュームレータ間のデータ転送，メモリとＡＬＵを直接接続して演算を行う．このように，図１．５と比較して図３．１はアドレスレジスタやデータレジスタを省いた構造になっている．

図３．１　K-COMの回路構成

３．２　レジスタ

　レジスタの具体的な回路構成について図３．２に示す．基本的には１ビットの情報を記憶できるフリップフロップ（図ではＤ－ＦＦ）を８個並列に並べて同時に読み書き出来る様な回路を構成したものである．レジスタの入力及び出力端子は他の回路と干渉しないように，トライステートバッファを介してデータバスに接続されている．．

図３．２　レジスタの回路構成

３．３　ＡＬＵとアキュームレータ
　算術・論理演算装置（ＡＬＵ）とアキュームレータの回路構成について図３．３に示す．アキュームレータとメモリから８ビットのデータをそれぞれＡＬＵに入力し，演算結果をアキュームレータに戻す．ＡＬＵは基本的には入力に８ビット×２＋制御信号，出力に８ビット＋フラグを持った組み合わせ論理回路である．実際には回路構成上，ＡＬＵの演算結果は，一旦ＡＬＵの出力に保持された後アキュームレータに転送される．どの様な演算を行うかは制御信号により決められる．演算結果が０になったか，桁あふれを生じたか等の情報はステータスフラグ（状態フラグ）に記憶される．

図３．３　ＡＬＵとアキュームレータの回路構成

３．４　メモリ

　図３．４に示す様に，メモリには大別するとROM（Read Only Memory）とRAM（Random Access Memory）の２種類がある．ROMは読み出し専用メモリで，アドレス信号を与えてデータを読み出す．制御信号はROM の動作を可能にするイネーブル信号とデータ読み出しのリード信号しかない．RAMはデータの読み出し及び書き込みができ
るメモリで，アドレス信号を与えてデータの読み出し及び書き込みを行う．制御信号はRAMの動作を可能にするイネーブル信号とデータ読み出しまたは書き込みをを指定する制御信号がある．
　実際のメモリの回路構成について図３．６にしめす．図中のメモリセルが１ビットの記憶回路を表す．メモリセル８個を使って１バイトのデータを表し，これがマトリクス状に配置されている．入力されたアドレスはデコードされ，対応する番地のメモリセルをそれぞれアクディブにし，データを並列にアクセスする．RAMの場合はメモリセルはフリップフロップなどの記憶素子からなり，読み出しと書き込みの信号線を持つ．ROMの場合のメモリセルは，０または１の固定出力を得るダイオードやトランジスタを用いた結線回路が用いられる．

図３．４　ＲＯＭとＲＡＭ
manual14

図３．５　メモリの回路構成　

３．５　制御構造

　　制御構造とは，命令の各段階での手順を決定し，レジスタ，メモリ，ＡＬＵ等の各回路の入出力ゲートを制御するタイミング信号を生成する順序回路を指す．従って，基本的には順序回路として考えればよい．ＣＰＵの制御構造には布線論理による順序回路とマイクロプログラム制御構造の２通りの実現手段があり，ここではマイクロプログラム制御方式を取り上げる．
　制御構造について図３．６に示す．制御論理回路，ステータスレジスタ，及びマイクロコードROMにより順序回路が構成されている．マイクロコードＲＯＭは各命令の制御手順は記憶されている読み出し専用メモリである．マイクロコードＲＯＭの出力が制御信号となり，各回路の入出力ゲートの制御信号となる．
　制御論理回路には，命令レジスタ上位３ビットの命令コード，フラグ，及びマイクロコードＲＯＭが入力され，クロックに同期して次の状態がステータスレジスタに出力される．ステータスレジスタの値はデコードされ，マイクロコードＲＯＭ内に記憶された制御信号が各回路の入出力ゲートに送られる．

図３．６　制御構造

　３．６　Ｉ／Ｏポート

　入力ポートの構成と出力ポートの構成を図３．７と図３．８にそれぞれ示す．
　入力ポートは，外部入力装置からの入力信号について，バッファを通して信号レベルをＨｉｇｈ，Ｌｏｗのいずれかにして，トライステートバッファに加えられたＩ／Ｏデコーダの信号に同期してデータを取り込む構造になっている．
　出力ポートは，トライステートバッファに加えられたＩ／Ｏデコーダの信号に同期してデータをＤ－ＦＦに書き込む構造になっている．Ｄ－ＦＦから常にＨｉｇｈかＬｏｗの信号が出力されているので外部装置は独自のタイミングで信号を受け取ることができる．　