Use RAM modules with error-checking capabilities (eg. ECC) (ECC 付きのメモリを使え)
といった対応を示している。
文書を読むと "Errors occur when the repeated access causes charge loss in a memory cell, before the cell contents can be refreshed at the next DRAM refresh interval." と有り、Refresh Timming を調整すれば解消する可能性を示唆している。記憶セルの残留電荷量が識別できないほどに減ったときに隣接行線を叩く(正確な言い方をすれば、隣接行線で read/write cycle 信号操作をする)と発生する問題だ。隣接行線から(へ)電荷が漏れる。